半导体

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

常温下导电性能介于导体与绝缘体之间的材料

常温下导电性能介于导体与绝缘体之间的材料收起

查看更多

电路方案

查看更多

设计资料

查看更多
  • USI 白光扫描:透明金属叠层结构微纳形貌失真原理溯源(USI White Light Scanni
    本文依据白光干涉仪官方技术手册、半导体微纳检测国标规范及《光学学报》《激光与光电子学进展》公开核心研究成果,聚焦半导体透明介质/金属基底叠层微纳结构,溯源USI通用扫描干涉算法的形貌失真机理,客观界定绿光光源硬件技术边界,系统梳理WLI白光干涉技术针对叠层结构的失真优化原理,全文数据、机理、结论均为公开可检索、可复现内容,无虚构推演与AI编造内容。 一、USI算法官方定位与固有技术取舍 依据商用白
  • 英飞凌为 NVIDIA Jetson Thor 提供认证的 TPM 解决方案,
    英飞凌科技股份有限公司(FSE代码:IFX / OTCQX代码:IFNNY)今日宣布, 其 OPTIGA™ 可信平台模块(TPM)SLB 9672 已集成至 NVIDIA(英伟达)Jetson Thor 平台。该硬件级安全解决方案可安全存储加密密钥,并在芯片层级验证系统完整性,为物理 AI 系统构建经过认证且具备量子韧性的信任根(root of trust)。这项集成将强化信息安全基础,使机器人与
    英飞凌为 NVIDIA Jetson Thor 提供认证的 TPM 解决方案,
  • 白光干涉仪在钙钛矿光伏激光划线工艺的精密测量应用
    一、钙钛矿光伏激光划线死区损耗痛点 钙钛矿光伏组件规模化量产中,P1-P2-P3激光划刻工艺形成的沟槽区域为电池发电死区,仅承担电路隔离与导通作用,无光电转换能力,是制约组件几何填充因子与光电转换效率的关键工艺损耗环节。 激光沟槽加工精度直接决定死区损耗大小:沟槽过深会损伤底层导电基底,引发漏电问题;沟槽过浅则无法完全剥离功能膜层,导致电路串联导通不良,大幅增加组件功率损耗。同时,沟槽深度偏差、侧
  • MEMS 芯片表面粗糙度 (Surface Roughness) 超标,白光干涉仪优化制程提升器件性
    MEMS 芯片表面粗糙度直接决定器件摩擦损耗、电学稳定性与传感精度,晶圆研磨、薄膜沉积、干法刻蚀、湿法清洗工序中,抛光压力波动、沉积速率失稳、刻蚀残留颗粒、腔体洁净度不足,均会造成 Ra/Rz 粗糙度超标,衍生微划痕、微孔、局部凸起缺陷,诱发器件零位漂移、传感噪声抬升、微结构过早磨损等不良问题。传统接触式粗糙度仪易划伤微米级 MEMS 梳齿结构,二维显微设备无法量化三维微观起伏,难以精准锁定制程隐
  • 基于光学3D轮廓仪深度标定优化光伏激光划线与光电转换效率研究
    摘要 光伏、钙钛矿等薄膜光电器件激光划线深度偏差会诱发基底损伤、薄膜残留、断路等缺陷,直接制约器件光电转换效率提升。传统二维测量、人工抽检无法实现微纳划线深度精准质控。本文依托大视野 3D 白光干涉光学轮廓仪(下称 3D 轮廓仪),基于白光干涉非接触测量原理完成划线深度纳米级标定,以实测标定数据迭代优化激光功率、扫描速率等工艺参数,消除划线制程缺陷,提升器件结构一致性与光电转换效率;设备凭借大视野